Flip-flops används för att lagra data och styra informationsflödet i datorer och kommunikationsenheter. Till skillnad från en flip-flop kan en spärr ändra sin utgång när en viss ingång är aktiv. Både spärren och flip-flop är olika. En spärr är nivåkänslig, medan flip-flop är kantkänslig.
Du kan jämföra en spärr och en flip-flop genom att titta på hur de reagerar på insignalen. En spärr ändrar sin utgång enligt nivån på insignalen. Signalen vid ingången kommer att vara hög eller låg. En flip-flop ändrar sin utgång enligt övergången av insignalen. Det betyder att istället för hög och låg kommer insignalen att antingen stiga eller falla.
Flip-flops har olika typer som SR, JK, D och T flip-flops. Den här artikeln kommer att diskutera flip-flop av D-typ i detalj. Du kan designa en flip-flop av D-typ med en SR-vippa. En NOT-grind ska anslutas mellan S- och R-ingångarna på vippan av D-typ, och båda dessa ingångar är sammanbundna. Du kan använda flip-flops av D-typ istället för SR-vippor, för denna konfiguration behöver du bara SET och RESET-tillståndet.
Snabb översikt:
- Vad är en flip-flop av D-typ?
- D-typ flip-flop krets
- Tidsdiagram
- Sanningstabell för flip-flop av D-typ
- Master-Slave-konfiguration av flip flop av D-typ
- Master-Slav D-typ flip-flop krets
- D-typ flip flop för frekvensdelning
- D Flip Flops som datalås
- Transparent datalås
- D-typ flip-flop IC
- Slutsats
Vad är en flip-flop av D-typ?
En vippa av D-typ (Delay flip-flop) är ett klockat digitalt kretselement med två stabila tillstånd. Denna typ av flip-flop använder en en-klocks-cykelfördröjning vid sin ingång. På grund av detta kan du ansluta flera flip-flops av D-typ i en kaskad för att skapa fördröjningskretsar. Flip-flops av D-typ har olika tillämpningar, särskilt i digitala TV-system.
D-typ flip-flop krets
En enkel flip-flop av D-typ innehåller fyra ingångar och två utgångar. Dessa ingångar är:
1. Data
2. Klocka
3. Ställ in
4. Återställ
De två utgångarna på en vippa av D-typ är logiskt omvända mot varandra. Indata kan vara antingen logisk 0 (lågspänning) eller logisk 1 (högspänning). Klockinsignalen kommer att synkronisera vippan med en extern signal. De två inställda ingångarna och återställningen hålls på låga logiska nivåer. En flip-flop av D-typ har två möjliga tillstånd. När dataingången (D) på vippan är 0 kommer den att återställa vippan och resultera i en utdata på 0. När dataingången (D) är 1 kommer den att ställa in vippan och resultera i en utgång på 1.
Det är viktigt att notera att flip-flop av D-typ skiljer sig från en spärr av D-typ. En spärr av D-typ kräver inte en klocksignal, men en flip-flop av D-typ kräver en klocksignal för att ändra dess tillstånd.
Du kan konstruera en flip-flop av D-typ med ett par SR-spärrar. En inverterad anslutning behövs också för en enda dataingång mellan S- och R-ingångarna. S- och R-ingångarna kan inte vara höga eller låga samtidigt. En huvudhöjdpunkt med en flip-flop av D-typ är att den kan skapa en spärr som kan lagra och behålla datainformation. Du kan använda den här låsegenskapen för en flip-flop av D-typ för att skapa en fördröjningskrets och bearbeta data när det behövs. Flip-flops av D-typ används huvudsakligen i frekvensdelare och datalås.
Tidsdiagram
Låt oss bryta ner tidsdiagrammet från vänster till höger:
- I början av tidsdiagrammet visas F är initialt LÅG. När SET kortvarigt går HÖG, F blir HÖG och förblir HÖG. Å andra sidan, när RESET en kort stund blir HÖG, F blir LÅG och förblir LÅG.
- Ändringar i DATA från LÅG till HÖG påverkar inte F . Utgången svarar inte på DATA-ändringar. I den stigande flanken av den första klockpulsen, eftersom DATA är HÖG, F blir HÖG. Även om DATA tillfälligt ändras tillbaka till LÅG och sedan tillbaka till HÖG. Allt detta påverkar inte F . I den stigande flanken av den andra klockpulsen är DATA fortfarande HÖG, och F förblir också HÖG.
- Att flytta till den tredje klockpulsens stigande kant, när DATA är LÅG, F blir LÅG. I den fjärde och femte klockpulsen, där DATA förblir LÅG, F förblir också LÅG på varje stigande kant. Slutligen, när den stigande kanten kommer, är DATA HÖG, och F går också till HÖG.
Observera att Q̅ är alltid motsatsen till F . SET-ingången kan göra utgången HIGH när som helst. På samma sätt kan du använda RESET-ingången för att vrida utgången LOW när du vill.
Sanningstabell för flip-flop av D-typ
D-typ flip-flop-egenskaper kan skrivas med D-flip-flop-sanningstabellen. Inuti sanningstabellen kan vi se att vi har en ingång som är D. På samma sätt har vi bara en utgång som är Q(n+1).
| CLK | D | Q(n+1) | stat |
| – | 0 | 0 | ÅTERSTÄLLA |
| – | 1 | 1 | UPPSÄTTNING |
I egenskapstabellen för en flip-flop av D-typ har vi två ingångar, D och Qn. Karakteristiktabellen har en utgång Q(n+1).
Från D-typ logikdiagrammet kan vi dra slutsatsen att Qn och Qn' är två komplementära utgångar. Dessa två utgångar fungerar också som ingångar för Gate 3 och Gate 4. Så Qn som är det nuvarande tillståndet för vippan kommer att betraktas som ingång och Q(n+1) som är nästa tillstånd för vippan kommer att betraktas som utdata.
| D | Qn | Q(n+1) |
| 0 | 0 | 0 |
| 0 | 1 | 0 |
| 1 | 0 | 1 |
| 1 | 1 | 1 |
Med hjälp av den karakteristiska tabellen för vippor av D-typ kan vi skriva det booleska uttrycket K-map från en K-karta med 2 variabler.
Master-Slave-konfiguration av flip flop av D-typ
För att förbättra beteendet hos en flip-flop av D-typ, kan vi lägga till en andra SR-vippa i slutet av flip-flop-utgången av D-typ. Detta kommer att resultera i aktivering av en komplementär klocksignal från utgången av en vippa av D-typ. Som ett resultat kommer en Master-Slave D-typ flip-flop att bildas. När framkanten (låg-till-hög) på klocksignalen kommer, kommer ingångsvillkoret på huvudvippan att låsas. Medan utgången från master D-typ vippan kommer att avaktiveras.
På liknande sätt, när den bakre eller fallande flanken (Hög-till-Låg) av klocksignalen anländer, kommer andrastegsslaven att aktiveras. När klockpulsen går från hög till låg (under en negativ puls) ändras utsignalen. Du kan designa flip-flops av Master-Slave D-typ genom att kaskadkoppla de två spärrarna, där båda har motsatta klockfaser.
Master-Slav D-typ flip-flop krets
Så från D-typ Master-Slave-kretsen kan du se hur master-vippan laddar data från D-ingången när klockpulsen stiger i D-typ Master-Slave-kretsen. Detta gör att mästaren slår på. På den andra kanten (fallande flanken) av klockpulsen kommer nu slavvippan att ladda data och slå PÅ slaven.
Sammantaget kommer denna konfiguration att resultera i att en flip-flop alltid är PÅ medan den andra är AV. Observera att utgången Q från denna master-slav-vippakonfiguration endast kommer att fånga värdet på D när en fullständig klockpulscykel appliceras. Denna kompletta cykel bör innehålla en ledande såväl som en fallande kant i konfigurationen 0-1-0.
D-typ flip flop för frekvensdelning
Du kan också använda vippan av D-typ som en frekvensdelarkrets. Anslut D-vippans utgång Q direkt med ingången D. Detta skapar ett återkopplingssystem med sluten slinga. För varje två cykler av klockpulser kommer det bistabila att växlas.
Datalåset kan också fungera som en binär avdelare eller frekvensdelare. Detta kommer att resultera i att en dividera-med-2 räknarkrets skapas. Detta innebär att utfrekvensen halveras jämfört med klockpulsfrekvensen.
Inklusive ett återkopplingssystem runt vippan av D-typ, kan du också skapa olika typer av vippkretsar såsom vippor av T-typ, även kända som bistabila vippor av T-typ. Denna vippa av T-typ i binära räknare kan fungera som en dividera-med-två-krets, som illustreras nedan.
Från ovanstående vågform kan vi dra slutsatsen att när utgången Q ges som återkoppling till ingångsklämman D, kommer frekvensen för utgångspulserna vid Q att vara exakt lika med hälften (ƒ/2) den för ingångsklockfrekvensen (ƒ I ). Med andra ord uppnår denna krets frekvensdelningen genom att dividera ingångsfrekvensen med en faktor två. Q går till 1 en gång varannan klockcykler.
D Flip Flops som datalås
D flip-flops tillsammans med frekvensdelningen kan också fungera som datalås. En datalås är en enhet som arbetar för att behålla eller återkalla data som finns på dess ingång. Den fungerar faktiskt som en enbits minnesenhet. Du kan enkelt hitta ICs som TTL 74LS74 eller den CMOS 4042 i Quad-format. Dessa IC:er är speciellt utformade för datalåsningsändamål.
För att konstruera en 4-bitars datalås, anslut de fyra 1-bitars datalås tillsammans. Se också till att klockingångarna för alla dessa 1-bitars datalås är sammankopplade och synkroniserade. Nedan finns en given 4-bitars datalåskrets.
Transparent datalås
Inom elektronik och digitala kretsar hittar du de många tillämpningarna av Data Latch. Med hjälp av Data Latch kan du hantera buffring, I/O-porthantering, dubbelriktad busskörning och displaykörning. Den är designad på ett sådant sätt att den ger dig en mycket hög utgångsimpedans vid båda F och dess komplementutgång Q̅ . Detta kommer att resultera i att impedanseffekterna på anslutna kretsar minimeras.
För det mesta kommer du att upptäcka att enstaka 1-bitars dataspärrar inte är vanliga. De kommersiellt tillgängliga IC:erna integrerar flera individuella datalås (4, 8, 10, 16 eller 32) i ett enda paket. Ett exempel är 74LS373 Octal D-typ transparent spärr.
Du kan tänka på 74LS373 som en enhet som har åtta Flipflops av D-typ innuti. Varje flip-flop har en dataingång D och en utgång F . När klockingången (CLK) är HÖG, kommer utsignalen från varje flip-flop att matcha dataingången. Detta innebär att datainmatningen är transparent, eller synlig, för utgången. I detta öppna tillstånd, vägen från D̅ input till Q̅ output är transparent. Detta tillåter data att flöda genom obehindrat, vilket är anledningen till att namnet transparent spärr ges.
Å andra sidan, när klocksignalen är LÅG, stängs spärren. Utgången kl Q̅ är låst till det sista värdet av data som finns före klocksignalen ändras. Vid denna tidpunkt, Q̅ förändras inte längre som svar på D̅ .
D-typ flip-flop IC
Det finns olika typer av D flip-flop IC:er tillgängliga i både TTL- och CMOS-paket. 74LS74 är ett av de vanligaste alternativen som du kan överväga. Detta är Dual D flip-flop IC som innehåller två individuella D-typ bistabila inom ett enda chip. Genom att använda detta kan du skapa en singel- eller master-slave växlingsflip-flops.
Det finns några andra IC-kretsar av D-typ också tillgängliga, som 74LS174 HEX D-vippan med en direkt clearingång. En annan D flip-flop IC är 74LS175 Quad D flip-flop med kompletterande utgångar. 74LS273 Octal D-typ flip-flops har totalt 8 D-typ flip-flops. Alla dessa åtta flipflops har en tydlig ingång. Alla dessa ingångar är anslutna i ett enda paket.
Slutsats
Flip-Flop av D-typ kan designas med de två rygg-mot-rygg SR-spärrarna. En växelriktare används också mellan S- och R-ingångarna. Detta kommer att mata ut en enda D (data)-ingång. Du kan lägga till en andra SR flip-flop till en grundläggande D-typ flip-flop. Detta kommer att förbättra flip-flop-funktionen av D-typ. Du kan ansluta denna SR-vippa till utgången på vippan av D-typ. Det fungerar bara när klocksignalen är motsatt den ursprungliga. Denna konfiguration är också känd som Master-Slave D flip-flop.
Både D-typ spärren och en D-typ flip-flop är olika. Latchen har ingen klocksignal, medan vippan av D-typ innehåller en klocksignal. D flip-flop är en kantutlöst enhet. Indataöverföringen styrs med hjälp av stigande eller fallande klockflank. Å andra sidan är datalås, liksom datalåset och det transparenta låset, de nivåkänsliga enheterna.